요약
⏱ 00:001. HBM의 기본 개념
⏱ 00:00AI 가속기가 쓰는 HBM(High Bandwidth Memory)은 메모리 칩 12장 안팎을 수직으로 쌓아 올린 탑 형태의 부품입니다. 각 층은 머리카락보다 얇은 메모리 칩이며, 층 사이를 구리 배선이 위아래로 관통해 신호를 주고받습니다.
영상은 이 구조를 고층 빌딩에 빗대어 설명하면서, 왜 이런 탑이 필요하고 어떤 단계로 만들어지는지 차례대로 다룹니다.
⏱ 00:272. 일반 메모리가 AI 칩에 맞지 않는 이유
⏱ 00:27AI 칩은 연산 속도가 매우 빨라서, 데이터를 공급하는 메모리의 대역폭이 병목이 됩니다. 연산 장치가 데이터를 기다리는 시간이 길어지면 계산 능력의 대부분을 놀리게 되는 셈입니다.
⏱ 01:323. 탑 내부 구조: 베이스 칩과 메모리 층
⏱ 01:32탑의 맨 아래에는 베이스 칩이 있어 옆에 붙은 프로세서와 통신하고, 요청을 각 층으로 나눠 보내는 교통 정리 역할도 합니다. 그 위로 메모리 칩 층이 올라가며, 각 층에는 수십억 개의 미세한 셀이 있고 셀마다 전하의 유무로 1비트를 저장합니다.
12층 탑의 높이는 1밀리미터 미만으로 신용카드 두께 정도입니다. 예전 탑은 같은 높이에 8층만 들어갔지만, 제조사들은 칩 한 장의 두께를 약 40% 줄여 더 많은 층을 넣었습니다. 얇아진 층은 휘고 뒤틀리기 쉬워 적층 난이도가 크게 올라갑니다.
⏱ 02:294. TSV: 실리콘을 뚫는 수직 배선
⏱ 02:29층과 층 사이로 신호와 전력을 전달하는 통로는 실리콘을 관통해 수직으로 뚫은 구멍입니다. 웨이퍼 상태에서 플라즈마 식각으로 깊고 좁은 구멍을 수없이 뚫고, 내벽을 처리한 뒤 구리로 채웁니다. 이것이 TSV(Through-Silicon Via, 실리콘 관통 전극)입니다.
모든 층의 구멍 위치가 정확히 같아야 엘리베이터 문처럼 한 줄로 정렬됩니다. 영상은 삼성이 처음 이 높이로 쌓았을 때 6만 개가 넘는 구멍을 사용했고, 각 구멍의 폭이 머리카락 굵기의 20분의 1 수준이었다고 소개합니다.
⏱ 03:485. 웨이퍼 연마와 적층 접합
⏱ 03:48구멍은 웨이퍼 표면에서 바로 뚫리지 않고 중간에서 멈추기 때문에, 뒷면을 갈아내 구리 끝을 드러내야 합니다. 웨이퍼를 앞면이 아래로 가도록 단단한 캐리어에 붙여 깨지지 않게 보호한 뒤, 실리콘을 90% 이상 연마로 제거합니다. 구리 끝이 드러나는 순간 연마를 멈추면 전기가 통하는 수직 통로가 열립니다.
적층할 때는 각 칩의 위아래에 미세한 솔더 범프를 붙이고, 장비가 층을 하나씩 올린 뒤 열로 범프를 녹여 접합합니다. 마지막으로 층 사이 틈을 액상 충전재로 채워 굳히는데, 이 재료는 탑을 고정하고 열을 밖으로 빼내는 역할도 합니다.
⏱ 04:216. 수율 계산과 사전 테스트
⏱ 04:21한 층이라도 불량이면 완성된 탑 전체가 폐기되므로, 적층 전에 각 칩을 먼저 검사하는 것이 필수입니다. 영상은 칩 한 장이 양품일 확률을 99%로 가정하면, 12장을 쌓았을 때 탑의 10% 이상이 불량이 된다고 계산합니다. 검사에 시간이 들더라도 완성품 손실을 막는 편이 경제적이라는 논리입니다.
⏱ 04:397. 가격 상승과 차세대 적층 방향
⏱ 04:39HBM은 같은 용량의 일반 메모리보다 실리콘이 약 3배 필요합니다. TSV 구멍이 면적을 차지하고, 불량 탑은 양품 층까지 버리게 되며, 추가 공정 단계도 필요하기 때문입니다. AI 칩 수요가 커지면서 주요 메모리 제조사들이 웨이퍼 생산 능력을 HBM 쪽으로 옮기고 있고, 영상은 올해 이 유형 메모리가 대형 제조사 웨이퍼의 약 5분의 1을 차지한다고 설명합니다.
그 결과 스마트폰과 노트북에 들어가는 일반 메모리 공급이 줄었고, 영상에 따르면 올해 초 일반 메모리 계약 가격은 3개월 만에 거의 두 배가 되었습니다. 같은 실리콘을 두고 노트북과 AI가 경쟁하는 구조라는 점이 핵심입니다.
최신 탑은 배선이 2000개를 넘고, 향후에는 솔더 범프 없이 구리와 구리를 직접 접합하는 방식이 거론됩니다. 이렇게 되면 같은 높이 제한 안에 더 많은 층을 넣을 수 있다고 영상은 전망합니다.
