TSMC가 비싸면 삼성에 맡기면 되잖아? 파운드리 전환 비용의 이유

엔비디아 같은 팹리스는 설계만 하고 TSMC 같은 파운드리가 칩을 만든다. 파운드리를 바꾸려면 공정 규칙, 설계 도구, IP, 수율 검증을 다시 해야 해서 돈과 시간이 많이 든다. 그래서 공정 이름보다 실제 양산 경험과 생태계가 경쟁력의 핵심이라고 설명한다.

⏱ 00:00엔비디아처럼 칩을 설계만 하고 생산 설비가 없는 회사를 팹리스라고 부른다. 반대로 고객이 설계한 칩을 실리콘으로 만들어 주는 사업이 파운드리이며, 대표적인 곳이 TSMC다. 삼성전자나 인텔처럼 설계와 제조를 모두 하는 회사는 IDM이라고 부른다.

구글 TPU처럼 어떤 구조가 효율적인지 정하는 일은 설계의 영역이고, 수십억 개 트랜지스터를 실제로 구현하는 일은 제조의 영역이다. 공장을 지을 돈이 있다고 해서 좋은 칩을 대량으로 만들 수 있는 것은 아니라는 점이 출발점이다.

⏱ 02:33TSMC는 1987년에 설립되었고, 고객의 설계를 만들어 주되 자신의 CPU나 GPU를 만들어 고객과 경쟁하지 않는다는 원칙을 택했다. 이 원칙이 중요한 이유는 고객이 아직 공개하지 않은 차세대 제품 정보와 생산 계획을 파운드리에 미리 공유해야 하기 때문이다.

고객의 칩이 잘 팔리면 파운드리의 주문도 늘어나므로 두 회사의 이해관계가 같은 방향을 향한다. 다만 신뢰만으로는 충분하지 않고, 고객이 원하는 성능과 물량을 제때 만들어 내야 관계가 이어진다.

⏱ 04:07노광 장비는 웨이퍼에 미세한 패턴을 그리는 핵심 장비지만, 칩 하나를 완성하려면 재료 도포, 노광, 식각을 수없이 반복해 트랜지스터와 배선을 쌓아야 한다. 각 단계가 개별적으로 잘 돼도 앞 단계 구조에 다음 단계가 정확히 맞아야 하므로 온도, 시간, 재료량 같은 조건을 계속 보정해야 한다.

대량 생산에서는 몇 개를 잘 만드는 것보다 많은 웨이퍼를 여러 장비에서 같은 품질로 만드는 능력이 중요하다. 이 편차를 줄이는 경험이 파운드리의 제조 경쟁력이다.

수율은 웨이퍼 위의 칩 중 정상 동작하는 칩의 비율이다. 예를 들어 웨이퍼 제조비가 900만 원이고 칩이 100개 나올 때, 정상 칩이 90개면 칩 하나당 약 10만 원이지만 60개면 약 15만 원으로 제조비가 50% 오른다. 실제 원가에는 패키징, 테스트, 설계비가 더해지므로 더 복잡하다.

⏱ 08:03수율은 공장의 단일 성적표가 아니라 어떤 칩을 만들었는지에 따라 달라진다. 칩이 작을수록 웨이퍼에 많이 들어가고, 결함이 생겼을 때 주변의 다른 칩은 살릴 수 있다. 반대로 칩이 크면 결함이 들어갈 면적이 넓어져 정상 칩의 비율이 낮아지기 쉽다.

노광 장비가 한 번에 찍을 수 있는 면적인 레티클 한계에 가까운 대형 AI GPU는 제조 난도가 높다. 그래서 TSMC의 수율을 볼 때는 스마트폰용 칩의 수치인지, 대형 GPU의 수치인지 확인해야 한다. 일부 기능에 결함이 있으면 회로를 비활성화해 낮은 등급으로 파는 방식도 있어, 결함과 칩 설계에 따라 결과가 달라진다.

⏱ 10:18삼성 파운드리는 모바일용 칩을 중심으로 경험을 쌓아 왔고, 최근 AI와 고성능 컴퓨팅으로 고객을 넓히고 있다. TSMC는 모바일 칩과 엔비디아의 대형 GPU를 오랫동안 양산해 왔으며, 작은 칩부터 큰 칩까지 다양한 생산 경험이 쌓여 있다.

발표에 따르면 TSMC는 2025년에 고객사 534곳의 제품 12,682종을 생산했고 305종의 공정 기술을 사용했다. 다양한 칩을 많이 만들수록 개발 단계에서 보이지 않던 문제가 드러나고, 생산 데이터를 비교해 원인을 찾아 공정을 조정하는 경험이 쌓인다. 고객이 많으면 다음 세대 공장에 투자할 재원도 생겨, 좋은 공장이 고객을 부르고 고객이 다시 공장을 키우는 구조가 만들어진다.

⏱ 12:25설계자는 파운드리가 제공하는 PDK를 바탕으로 회로를 설계한다. PDK는 공정의 설계 규칙, 트랜지스터 특성, 배선 제약 등을 담은 설명서이자 부품 상자 역할을 한다. 설계 도구인 EDA는 이 정보를 반영해 배치와 배선을 하고 설계 규칙 위반과 성능을 검증한다.

메모리나 데이터 전송 회로처럼 여러 제품에 공통으로 쓰이는 기능은 미리 만들어진 설계 블록인 IP를 가져다 쓴다. 중요한 것은 IP가 있는지뿐 아니라 선택한 공정에서 실제로 속도와 전력 목표를 달성하는지 검증되었는지다. TSMC는 EDA, IP, 설계 지원, 패키징 업체를 묶은 OIP 생태계로 고객이 설계부터 생산까지 원스톱으로 지원받게 했다. 삼성도 SAFE라는 생태계를 운영하며 AI용 고속 연결 IP 등을 확보하고 있지만, 사용 사례와 검증 경험의 규모와 성숙도에서 차이가 있다.

⏱ 16:45주문을 두 파운드리에 나누는 듀얼 소싱은 간단해 보이지만, 공정마다 설계 규칙과 PDK가 달라 TSMC용으로 설계한 칩을 삼성에서 그대로 만들 수 없다. 트랜지스터 특성이 달라 회로와 배선을 다시 배치해야 할 수도 있고, 검증된 IP도 새 공정에서 다시 확인해야 한다. 즉 듀얼 소싱은 설계와 검증의 상당 부분을 두 벌로 감당하는 전략이다.

고객이 파운드리를 고를 때는 웨이퍼 가격보다 계획한 날짜에 원하는 성능의 칩을 안정적으로 출시할 수 있는지가 중요하다. 2나노나 3나노 같은 공정 이름도 회사마다 구현 방식이 달라 그대로 비교할 수 없다. 실제 경쟁력은 성능, 전력, 면적을 뜻하는 PPA와 수율을 함께 봐야 알 수 있다. 여기에 HBM과 고속 연결, 여러 칩을 하나로 묶는 첨단 패키징까지 더해지면, 파운드리 전환은 하나의 새로운 개발 프로젝트가 된다.