인텔 18A 후면 전력 공급, TSMC 2나노와 무엇이 다른가

인텔 18A는 전원 배선을 트랜지스터 아래로 옮긴 후면 전력 공급을 대량 생산에 적용했고, TSMC는 2나노에서 이를 생략한 뒤 A16에서 뒤따를 계획입니다. 성능 수치 대부분은 인텔 자체 측정이며, 실제 경쟁력은 수율 개선 여부에 달려 있다는 것이 영상의 결론입니다.

⏱ 00:00후면 전력 공급 칩이 인텔 18A 공정으로 대량 생산되고 있으며, TSMC 2나노 칩은 여전히 윗면에서 전력을 받는다는 점에서 두 회사의 기술 차이가 시작됩니다. 인텔은 세계 최선단 칩 생산 주도권을 되찾으려 하지만, 생산 규모와 고객 기반에서 TSMC가 앞서 있다는 것이 가장 큰 장벽으로 언급됩니다.

⏱ 00:58칩은 실리콘 바닥에 트랜지스터를 만들고 그 위에 10~20개 금속층을 쌓습니다. 전원은 칩 맨 위에서 모든 층을 거쳐 맨 아래 트랜지스터까지 내려와야 하는데, 공정이 미세해질수록 전선이 가늘어져 전압 강하가 커집니다.

설계자는 전압을 높여 전력과 발열을 감수하거나 전원선을 굵게 만들어 신호선 공간을 줄이는 선택을 해야 하며, 혼잡한 곳에는 빈 공간이 생겨 실리콘 낭비가 커집니다. 그래서 전원을 아래에서 공급하고 윗면 전체를 신호 처리에 쓰는 방식이 해법으로 떠오릅니다.

⏱ 04:05인텔은 2023년 '블루 스카이 크릭' 테스트 칩에서 이미 동작하는 트랜지스터는 그대로 두고 전원 배선만 뒷면으로 옮겼습니다. 웨이퍼를 뒤집고 원래 실리콘을 얇게 연마한 뒤 나노 실리콘 비아로 전원망을 연결했으며, 이를 파워 비아(PowerVia)라 부릅니다. 인텔 자체 측정으로 약 6% 빨라졌고 전압 강하는 30% 이상 줄었습니다.

다만 뒷면이 전원 배선으로 덮이면서 뒷면에서 결함을 직접 찾는 디버깅이 어려워졌고, 영상은 테스터가 허용 시간 안에 심어진 오류를 찾아냈다고 전합니다. 이후 인텔은 공정 지연과 2024년 18A 프로세서 개발 취소 등 차질을 겪었고, 2025년 취임한 립 부 탄은 수율이 확보될 때까지 대량 생산을 서두르지 않았다고 보도됩니다.

⏱ 07:1518A는 트랜지스터 구조도 바꿨습니다. 핀펫(FinFET)이 핀의 세 면을 감쌌다면, 리본펫(RibbonFET)은 얇은 실리콘 리본을 여러 겹 쌓고 네 면 모두를 게이트로 감싸 꺼진 상태의 누설 전류를 줄입니다. TSMC의 나노시트도 같은 기본 개념이라 트랜지스터 성능은 비슷해졌고, 차이는 주변 회로와 전원 구조에서 난다고 설명됩니다.

인텔은 18A가 인텔 3보다 최대 25% 빠르다고 자체 주장하며, 독립 분석 기관 TechInsights의 예상 점수에서는 18A 2.53점, TSMC N2 2.27점으로 약 11% 앞선 것으로 나타났습니다.

⏱ 09:15팬서 레이크 노트북은 독립 리뷰에서 웹 브라우징 기준 30시간 이상 배터리 지속 시간을 보였고, 별도 그래픽 칩 없이도 내장 그래픽이 보급형 RTX 4050 노트북 GPU에 근접했습니다. 다만 애플 M5는 싱글 코어 속도에서 여전히 앞서고, 플래그십 모델은 배터리 구동 시 성능이 약 5분의 1 떨어지고 영상 재생 결과도 저조했습니다.

서버용 제온 6 플러스(클리어워터 포레스트)는 하나의 칩에 288개 코어를 담으며 모든 컴퓨팅 타일이 18A로 만들어졌습니다. 에릭슨 테스트에서 기존 두 프로세서 구성 대비 랙 소비 전력은 38% 줄고 성능은 약 30% 높아졌다고 전해졌습니다. 전력 제약이 큰 데이터센터에서는 같은 전력으로 더 많은 서버를 돌릴 수 있다는 점이 실질적 가치로 제시됩니다.

⏱ 14:03TSMC는 후면 전력 생략이 기술 한계가 아니라 의도적 선택이었다고 설명됩니다. 2나노 N2는 애플, AMD, 미디어텍, 퀄컴 등을 고객으로 확보했고 동일 면적에 트랜지스터를 더 많이 넣는 고밀도를 강조합니다. 스마트폰 칩은 가격과 크기가 중요해 후면 전력 비용을 원치 않는다는 분석이 소개됩니다.

고성능용으로 TSMC는 슈퍼 파워 레일을 준비했습니다. 뒷면 네트워크를 트랜지스터의 소스와 드레인에 직접 연결해 경로를 더 줄이며, A16 공정에 우선 적용될 계획이었습니다. 다만 A16 양산은 2027년으로 연기되었고, 차세대 A14에는 후면 전력이 없으며 2029년 A12에서 다시 주력 공정에 포함될 예정으로 정리됩니다.

⏱ 17:15인텔의 과제는 기술보다 생산 경제성입니다. 2025년 여름 보고서에 따르면 팬서 레이크 수율은 약 10%였고, 웨이퍼 한 장에서 10개 중 9개가 불량이었습니다. 웨이퍼 처리 비용은 같으므로 양품 칩에 불량 비용이 실리며, 얇아진 웨이퍼는 냉각도 어려워져 후면 금속으로 열과 전류를 함께 처리하도록 설계했다고 합니다.

고객 확보도 숙제입니다. 마이크로소프트와 아마존이 18A 계약을 맺었지만 2026년 초 파운드리 매출은 대부분 인텔 자체 물량이었고, TSMC는 세계 위탁 생산 시장의 약 72%를 차지합니다. 영상은 키뱅크 추정으로 18A 수율이 약 65%에서 85%로 올랐다고 전하며, 이는 TSMC 2나노의 약 90%에 조금 못 미치는 수준입니다. 이 수율이 제품 가격, 서버 칩 마진, 외부 고객 납기를 좌우한다는 점이 결론으로 제시됩니다.