명장 홈🔬 반도체명장반도체 기술·산업 동향을 읽는 명장 플랫폼 — 메모리·AI·파운드리·장비명장 게시판 홈요청하기
본문 태그 링크 끄기

네오와인, '불량 TSV 폐기'로 HBM 수율 개선…특허 등록 (전자신문)

전자신문 · 2026-11-07 · 유튜브 시청 0 · 게시판 조회 1 · 한국인

기초메모리

난이도 기초#네오와인#HBM#TSV#HBM4#수율#특허#베이스다이#반도체

← 목록

저자: 이형두 기자 (한국인)

난이도 판정: HBM 구조와 TSV 개념을 알면 이해하기 쉬운 산업 기사

요약

보안반도체 팹리스 네오와인이 HBM의 불량 TSV를 고치지 않고 버리는(우회) 방식의 특허 「고대역폭메모리 장치」(제10-3036335호)를 국내 등록하고 미국 출원도 마쳤다. 스위치(MUX)를 D램 다이마다 넣지 않고 맨 아래 베이스 다이 한 곳에 모아, HBM 수율을 크게 높일 수 있다는 설명이다.

무엇이 문제였나

- HBM은 D램 다이를 12~16단 이상 쌓고 수천 개의 TSV(실리콘관통전극)로 잇는 구조라, TSV 하나만 불량이어도 스택 전체를 버려야 한다.
- CoWoS 같은 첨단 패키징으로 GPU와 붙인 뒤 불량이 드러나면 비싼 로직 다이까지 함께 버리게 되어 손실이 크다.
- 기존 복구 방식은 D램 다이마다 예비 TSV와 경로 전환 스위치(MUX)를 넣어 다이 면적이 커지고, 층이 늘수록 스위치 통과 지연(RC 딜레이)이 쌓여 속도가 떨어졌다.

네오와인 특허의 방식

- TSV 통로를 처음부터 필요한 수보다 넉넉히 만들고, 불량 통로는 수리하지 않고 폐기(우회)한다.
- 어느 통로를 쓸지 고르는 스위치를 각 D램 다이가 아니라 최하단 베이스(버퍼) 다이 한 곳에만 둔다.
- D램 다이 설계는 그대로 두어 면적·공정 부담을 줄이고, 신호 제어는 미세 로직 공정의 베이스 다이가 한꺼번에 맡아 속도 저하를 피한다.
- 예비 통로를 늘리면 이웃한 두 라인이 붙는(단락) 다중 불량에도 대응할 수 있어, 회사 측은 통상 30~70%인 HBM 공정 수율을 최대 99%대까지 올릴 수 있다고 설명했다.

왜 지금인가 (HBM4)

- HBM4부터 데이터 통로(I/O)가 1024개에서 2048개로 두 배가 되어 TSV 밀도가 급격히 높아진다.
- 메모리 회사들이 베이스 다이를 파운드리의 선단 로직 공정으로 옮기는 중이라, 베이스 다이에 스위치를 모으는 설계가 구현하기 더 쉬워졌다.
- 이효승 대표는 베이스 다이의 로직 파운드리 이전 흐름과 자사 특허 방식이 시기적으로 잘 맞는다고 밝혔다.

출처

- 전자신문 이형두 기자, 2026-11-07 — 원문: https://www.etnews.com/20261106000364
- 이 글은 기사 내용을 명장 플랫폼이 요약한 것이며, 자세한 내용은 원문을 참고하세요.

난이도 기초#네오와인#HBM#TSV#HBM4#수율#특허#베이스다이#반도체

← 목록으로
공유페이스북밴드

이 글에 대해 요청(숨김) 수정 요청