요약
⏱ 00:051. 발표 개요와 세 단계 설명 방식
⏱ 00:05TSMC 북미 지역 부사장 폴 러셀은 칩의 작동 원리를 어린이, 대학생, 전문가 세 단계 눈높이로 나눠 설명하겠다고 밝히며 시작한다. TSMC가 휴대폰, AI 연산, 자율 주행차에 들어가는 최첨단 칩을 만든다는 점을 먼저 짚는다.
기술은 점점 작아지는데 기능은 점점 커져 온 흐름을 25년간 지켜봤다는 말이 전체 주제의 틀이 된다.
⏱ 00:472. 도시에 비유한 칩의 기본 구조
⏱ 00:47첫 단계는 여덟 살 어린이 엘레나에게 들려주는 비유다. 칩 내부를 도시에 빗대어, 정보를 저장하는 도서관, 수학 연산을 처리하는 건물, 메시지를 실어 나르는 메신저 자동차인 전기 신호를 설명한다. 칩 속 전선은 사람 머리카락보다 가늘다.
수십억 개의 신호등이 메신저를 제어해 정확한 건물로 메시지를 보내며, 이런 일이 초당 수십억 번 일어난다고 정리한다. 보드를 작게 줄인 도시 모델처럼 상상해 보게 하고, 마지막에는 칩이 로봇의 뇌 역할을 한다는 수수께끼로 마무리한다.
⏱ 05:103. 무어의 법칙과 스케일링의 한계
⏱ 05:10두 번째 단계는 전자공학을 전공하는 대학생 조와의 대화다. 조는 아날로그 집적 회로와 MOSFET을 공부하고 있다고 밝힌다. 무어의 법칙은 약 2년마다 같은 면적에 넣을 수 있는 트랜지스터 수가 두 배가 된다는 개념이며, 종이를 반으로 접는 동작이 한 세대의 축소에 해당한다고 설명한다.
이런 축소가 30세대 넘게 이어져 스마트폰이 90년대 중반 슈퍼컴퓨터 수준의 성능을 갖게 되었다는 사례가 소개된다. 다만 축소가 계속될수록 공정은 어려워진다. 2나노미터 공정은 원자 열 개 정도의 크기이고, 웨이퍼의 대부분은 구조를 지탱하는 두꺼운 기판이며 실제 회로층은 종이보다 얇다.
또 칩을 종이처럼 층층이 쌓으면 연결 거리가 짧아져 속도가 빨라지고 전력 효율도 높아진다는 3차원 적층 개념이 제시된다.
⏱ 08:454. 2D 소재와 칩렛 패키징
⏱ 08:45세 번째 단계는 펜실베이니아 주립대 재료과학공학 교수 스테파니와의 대화다. 그는 실리콘으로는 트랜지스터를 더 줄이는 데 한계가 드러났다고 말한다. 그래서 원자 한두 층 두께의 2D 소재가 차세대 후보로 연구되고 있으며, 원자 열 개 크기에서 원자 한 개 크기로 넘어가면 같은 칩에 더 많은 트랜지스터를 넣을 수 있다고 설명한다.
⏱ 12:085. 도핑 문제와 시스템 기술 공동 최적화
⏱ 12:08스테파니 교수는 2D 소재의 핵심 난제로 도핑 문제를 꼽는다. 소량의 도펀트 물질을 넣어 소재 특성을 바꾸는 방법을 이해해야 차세대 트랜지스터에 활용할 수 있다는 것이다. 이를 초콜릿 칩 쿠키 레시피에 비유한다. 알려진 레시피를 따르면 이미 알려진 물질을 얻을 수 있지만, 새로운 소재를 찾으려면 기존 레시피를 조금씩 바꿔 가며 시도해야 한다.
이런 학제 간 협력을 TSMC는 STCO, 즉 시스템 기술 공동 최적화라고 부른다. 각 분야가 자기 영역에서만 설계할 수 없고 서로 협력해야 한다는 뜻이다.
또 실험에서 쌓인 방대한 데이터에서 핵심 신호를 찾는 데 AI와 머신러닝을 활용해 소재 개발을 가속하는 방향도 언급된다.
⏱ 13:266. AI와 함께 이어지는 칩 설계의 선순환
⏱ 13:26마지막으로 폴 러셀은 세계에서 가장 작은 기술이 AI의 큰 발전을 이끌고 있다고 정리한다. 엔지니어에게 해결할 난제가 많은 지금이 좋은 시기라는 것이다. AI 덕분에 일하는 방식이 달라졌고, 아이디어와 고객의 설계를 원자 단위 정밀도로 만든 칩에서 구동되는 AI 플랫폼만 있으면 된다는 관점을 제시한다.
핵심은 AI가 다시 차세대 칩 설계를 돕는 선순환 구조가 작동하고 있다는 점이다. 아직 만들어지지 않은 칩, 아직 상상하지 못한 일을 할 칩이 어딘가에 존재하며, 우표를 들고 있는 어린아이가 그것을 설계할지도 모른다는 말로 발표를 마무리한다.
