러시아 칩렛 생태계 구축 시도와 칩 전쟁의 새 전선

칩렛은 거대한 단일 칩을 기능별 작은 다이로 나눠 하나의 패키지로 묶는 방식이며, 영상은 AMD·인텔·중국 기업의 상용 사례를 먼저 짚습니다. 이어서 러시아가 제재 환경에서 UCIe급 상호연결 표준, 패키징 라인, 텐서 가속기, 고속 송수신기, 열관리 소재를 함께 추진하는 현황을 정리합니다. 다만 영상 속 수치와 일정은 독립적으로 검증되지 않은 주장입니다.

⏱ 00:00영상은 칩 제조의 전환점으로 칩렛(chiplet) 방식을 소개합니다. 거대한 단일 실리콘 대신 기능별로 나눈 작은 다이를 하나의 패키지에 묶는 방식이 확산되고 있다는 것입니다. 이어서 AMD, 인텔, 중국 기업의 사례와 함께, 제재 환경에 놓인 러시아가 독자적 상호연결 표준과 패키징 라인 구축을 서두르는 상황을 다루겠다고 예고합니다.

⏱ 00:31단일 칩 설계는 면적이 커질수록 결함 하나가 수율 전체에 영향을 주고, 최첨단 공정의 비용도 크게 올랐습니다. 칩렛은 연산, 메모리 제어, 입출력 같은 기능을 작은 다이로 나누고 고속 내부 통로로 연결합니다.

핵심은 모든 블록을 최첨단 노드에서 만들 필요가 없다는 점입니다. 입출력이나 아날로그 블록은 저렴한 구형 공정에서 만들고, 고가의 리소그래피가 필요한 연산 엔진에만 집중할 수 있습니다. 영상은 이 방식이 초미세 리소그래피 장비 접근이 제한된 나라에도 성능 향상의 현실적 경로가 될 수 있다고 설명합니다.

⏱ 03:14영상은 상용 제품에서 멀티다이 구조가 이미 보편화됐다고 짚습니다. AMD는 2019년부터 라이젠과 에픽 제품군에 이 구조를 적용했고, 인스팅트 MI300 가속기는 고대역폭 메모리 스택을 CPU·GPU 코어와 한 패키지에 통합했습니다.

인텔은 데이터센터용 폰테 베키오에서 EMIB 브리징과 포베로스 수직 적층을 함께 사용해 47개 타일을 묶었고, 메테오 레이크에서는 연산·그래픽·시스템 컨트롤러를 한 패키지에 넣었습니다. 중국에서는 룽손이 12나노 공정의 16코어 다이를 연결한 서버 라인업을 소개됩니다.

⏱ 04:44여러 다이가 원활히 통신하려면 공통 규칙이 필요하며, 그 역할을 하는 것이 UCIe(Universal Chiplet Interconnect Express) 표준입니다. 마이크로범프 배치, 신호 계층, 타이밍 등을 규정합니다. 영상에 따르면 2025년 8월 발표된 UCIe 3.0은 레인당 전송 속도를 48 및 64GT/s로 높였습니다.

대만 TSMC의 CoWoS는 실리콘 인터포저 면적을 키워 수십 개의 큰 컴퓨트 타일을 짧은 지연으로 연결하는 방식으로 소개됩니다. 다만 서로 다른 금속 배선을 높은 클록에서 발열 없이 동기화하는 일은 매우 어렵고, 배선이나 타이밍이 조금만 어긋나도 가속기가 제 기능을 하지 못한다고 영상은 강조합니다.

⏱ 07:07러시아의 움직임은 설계국, 연구 아카데미, 시험용 클린룸으로 이루어진 네트워크로 설명됩니다. 영상은 2026년 10월 21일 칩렛 워킹 그룹이 결성되었고, 기술위원회 167 산하 신뢰 전자부품 분과위원회 3이 운영한다고 소개합니다. 워킹 그룹의 목표는 파편화된 프로젝트를 조정하고, 열 한계, 버스 프로토콜, 핀아웃, 전력 곡선, 자동 테스트를 포함한 통일된 규칙을 마련하는 것입니다.

현장에서는 젤레노그라드 나노기술 센터와 연계한 조립 설비가 레이더용 RF 송수신기나 차량용 텔레매틱스 같은 열 내구성 중심 응용을 겨냥한다고 합니다. ZNTC는 5다이 패키지용 기판을 준비 중이며, 클린룸 라인은 월 최대 20만 개를 처리할 수 있다고 전해집니다. 다만 이 수치들은 영상이 전한 내용으로, 독립적으로 확인된 정보는 아닙니다.

⏱ 09:09영상은 패키지 안에서 다이 사이 대량 데이터를 낮은 지연과 낮은 전력으로 옮기는 것이 가장 큰 병목이라고 설명합니다. NIISI는 28나노 공정에서 25Gbps 송수신기 회로를 시연했고, 같은 공정에서 56Gbps, 더 미세한 공정에서 112Gbps PAM 인터페이스를 목표로 한다고 합니다. 원자력 센터와 함께 다중 노드 상호연결 시스템 SMPO도 구축 중이라고 합니다.

연산 측면에서는 NMC 계열 신경 연산 엔진이 대규모 신경망 연산을 위한 상호연결 인터페이스를 내장한 것으로 소개됩니다. 영상은 러시아 특허청에 텐서 다이 토폴로지가 등록됐다고 전하며, 공개 설계안은 10개 금속 배선층과 플립칩 접합을 쓴 약 30제곱밀리미터 크기의 28나노 다이입니다. 특허는 호스트 코어 및 메모리 컨트롤러와 함께 SiP 구성에 들어간다고 설명됩니다.

⏱ 12:05영상은 특허 자체가 설계 청사진일 뿐이며, 실제 성능은 패키징 수율과 검증 시험에서 결정된다고 강조합니다. 열 문제도 핵심 과제입니다. 고밀도 다이를 작은 덮개 안에 넣으면 구리 히트파이프로는 감당하기 어려운 열점이 생기고, 이는 스로틀링으로 이어집니다. 로사톰 퀀텀 테크놀로지스는 10마이크로미터 이하 범프 피치의 실리콘 프리 인터포저를, NPO 에너고모듈은 탄화규소와 합성 다이아몬드 복합체 열확산기를 시험 중이라고 소개됩니다.

영상의 결론은 이 노력이 흩어진 설계국, 국내 28나노 라인, 조립 시설을 엮어 회복력 있는 파이프라인을 만들려는 시도라는 것입니다. 상용 고성능 실리콘을 안정적으로 생산해 글로벌 플랫폼과 경쟁할 수 있을지는 앞으로 몇 년간 검증될 과제로 남습니다. 여러 수치와 일정은 영상의 주장이므로 원자료 확인이 필요합니다.